高速电路PCB网,专注于嵌入式方案,信号完整性和电源完整性仿真分析,高速电路PCB设计,各种EDA工具(Cadence\Mentor\\AD\\CAM\ANSYS HFSS)交流学习。
您需要 登录 才可以下载或查看,没有帐号?立即注册
x
很多网友常常这样问,串扰仿真,差分对之间的间距多大合适啊?我设置间距这些行不行?这种问题很难回答,N多种情况,N多种权衡,这咋给结 论!有问题了用软件简单的跑一跑看一看,让软件给你点信息,很多问题就都解决了。今天我们看看用ADS跑一下能得到什么! 先建这样一个串扰仿真的工程,传输线用基于层叠结构的。差分对配置就按照PCB上的来,层叠也参考PCB就行了。然后,那个传输线至 少要包含两个差分对,下图这个示意的仿真工程里只包含了2个差分对,你想多加完全可以,随意了。差分对之间的间距可以设置的,比如你想看看15mil间距会怎么样 那就设置为15。为了方便可以让驱动器输出的信号摆幅是1V,其实摆幅多少无所谓,算串扰的时候用百分比就不在乎摆幅了。 运行仿真,跑完后,把攻击信号波形和串扰信号波形都显示出来。用这种方式你得在画图的那个页面编辑一个简单的公式,像这种。 然后就可以把差分信号、近端串扰、远端串扰显示出来了,结果向下面这样,这样你就可以看出来远端串扰和近端串扰大概有多大的串 扰量。比如这个示意的仿真中,攻击信号摆幅1V,远端串扰摆幅超过0.2V,串扰量超过20%。 如果你觉得太大了,可以回到原理图页方便的修改对间距,改成20mil再仿结果这样,远端串扰明显减小。 至于减小到什么程度,这就要你自己做决定了,但无论如何ADS给你提供了非常有用的信息,串扰仿真间距多少会有多大的串扰心里有谱了。肯 定比两眼一抹黑强的多! 转载自:于博士信号完整性 www.sig007.com
该帖已经同步到研发自媒体平台 易阳的微博 |